eugene-tarassov/vivado-risc-v
@eugene-tarassovThiết kế khối Xilinx Vivado cho FPGA RISC-V SoC chạy bản phân phối Debian Linux
Sao
1.096
Fork
251
Ngôn ngữ
Tcl
Giấy phép
NOASSERTION
Push gần nhất
2 tháng trước
Intel liên quan (0)
Chưa có intel liên quan
Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.