PyHDI/Pyverilog
@PyHDI基于 Python 的 Verilog HDL 硬件设计处理工具包
星数
801
Fork 数
214
语言
Python
许可
Apache-2.0
最后推送
2年前
相关情报（0）
还没有相关情报
radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。
基于 Python 的 Verilog HDL 硬件设计处理工具包
radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。