fpganinja/taxi
@fpganinja使用 System Verilog 实现的 AXI、AXI stream、Ethernet 与 PCIe 组件
星数
928
Fork 数
140
语言
SystemVerilog
许可
CERN-OHL-S-2.0
最后推送
2周前
相关情报（0）
还没有相关情报
radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。
使用 System Verilog 实现的 AXI、AXI stream、Ethernet 与 PCIe 组件
radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。