pulp-platform

用於高效能晶片內通訊的 AXI SystemVerilog 可綜合 IP 模組與驗證基礎設施

基於 RISC-V 的開源微控制器系統

常見的 SystemVerilog 元件

基於深度學習的視覺導航引擎，可在 PULP 上運行，實現口袋大小四軸飛行器的自主導航。

這是 PULP Platform 的頂層專案。它實例化了一個 PULP 開源系統，包含一個由 8 核心 PULP 叢集加速的 PULP SoC（微控制器）領域。

PULP Ara 是一個 64 位元向量單元，相容於 RISC-V Vector Extension 1.0 版本，作為 CORE-V CVA6 核心的協同處理器運作