pulp-platform/axi

用於高效能晶片內通訊的 AXI SystemVerilog 可綜合 IP 模組與驗證基礎設施

↗ 在 GitHub 開啟

星數

1,677

Fork 數

372

語言

SystemVerilog

授權

NOASSERTION

最後推送

2 週前

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。