跳到主要內容
buildradar
登入

abdelazeem201/ASIC-Design-Roadmap

@abdelazeem201

設計 ASIC(特殊應用積體電路)的旅程漫長且涉及多個主要步驟——從概念到規格再到流片。雖然最終產品通常非常小(以奈米計),但這段漫長的旅程既有趣又充滿了許多工程挑戰。

星數
562
Fork 數
68
語言
Verilog
授權
MIT
最後推送
1 年前
Verilogawesomeawesome-listfpgahardwareverilog

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。