hdl-util/hdmi

透過 FPGA 透過 HDMI 傳送視訊/音訊

↗ 在 GitHub 開啟

星數

1,290

Fork 數

143

語言

SystemVerilog

授權

NOASSERTION

最後推送

2 個月前

SystemVerilog video audio fpga hdmi intel systemverilog xilinx vivado altera dvi hdlmake quartus

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。