pConst/basic_verilog

必備的 verilog systemverilog 模組

↗ 在 GitHub 開啟

星數

2,017

Fork 數

422

語言

Verilog

授權

—

最後推送

6 個月前

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。