verilog-to-routing/vtr-verilog-to-routing

@verilog-to-routing

Verilog 轉路由 -- 用於 FPGA 研究的開源 CAD 流程

↗ 在 GitHub 開啟

星數

1,265

Fork 數

445

語言

C++

授權

NOASSERTION

最後推送

12 小時前

C++routing synthesis cad fpga eda verilog placement vpr vtr

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。