TerosTechnology/vscode-terosHDL

@TerosTechnology

VHDL- und Verilog/SV-IDE: Zustandsmaschinen-Viewer, Linter, Dokumentation, Snippets... und mehr!

↗ Auf GitHub öffnen

Sterne

738

Forks

Sprache

VHDL

Lizenz

GPL-3.0

Letzter Push

vor 1 Monat

VHDL fpga vhdl verilog systemverilog

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel