darklife/darkriscv

@darklife

Open-Source RISC-V-CPU-Kern, implementiert in Verilog von Grund auf in einer Nacht!

↗ Auf GitHub öffnen

Sterne

2.602

Forks

328

Sprache

Verilog

Lizenz

BSD-3-Clause

Letzter Push

vor 1 Woche

Verilog risc-v riscv fpga core verilog

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel