zachjs/sv2v

@zachjs

Konvertierung von SystemVerilog zu Verilog.

↗ Auf GitHub öffnen

Sterne

751

Forks

Sprache

Haskell

Lizenz

BSD-3-Clause

Letzter Push

vor 3 Wochen

Haskell conversion verilog systemverilog yosys

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel