eugene-tarassov/vivado-risc-v

@eugene-tarassov

Desain blok Xilinx Vivado untuk FPGA RISC-V SoC yang menjalankan distro Debian Linux

↗ Buka di GitHub

Bintang

1.096

Fork

251

Bahasa

Tcl

Lisensi

NOASSERTION

Push terakhir

2 bulan yang lalu

Tcl linux risc-v riscv fpga xilinx vivado boom arty-a7 genesys2 kc705 nexys-video rocketchip vc707

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.