riscv

Pustaka yang sederhana dan mudah digunakan untuk menikmati pemrograman video game

ncnn adalah kerangka kerja inferensi jaringan saraf berkinerja tinggi yang dioptimalkan untuk platform seluler

Kerangka emulator CPU Unicorn (ARM, AArch64, M68K, Mips, Sparc, PowerPC, RiscV, S390x, TriCore, X86)

Kerangka kerja disassembly/disassembler Capstone untuk ARM, ARM64 (ARMv8), Alpha, BPF, Ethereum VM, HPPA, LoongArch, M68K, M680X, Mips, MOS65XX, PPC, RISC-V(rv32G/rv64G), SH, Sparc, SystemZ, TMS320C64X, TriCore, Webassembly, XCore, dan X86.

Tengine adalah mesin inferensi modular yang ringan dan berkinerja tinggi untuk perangkat tertanam

Generator Rocket Chip

Komputer RISC-V yang sepenuhnya kompatibel dibuat di dalam game Terraria

Pemuat boot dan pengelola boot yang modern, aman, portabel, dan multiprotokol.

Implementasi CPU RISC-V 32-bit yang ramah FPGA

Perangkat dan pustaka debugging untuk men-debug target ARM dan RISC-V tertanam pada host terpisah

Core Arduino Raspberry Pi Pico, untuk semua papan RP2040 dan RP2350

Inti CPU RISC-V open source yang diimplementasikan dalam Verilog dari nol dalam satu malam!

Kerangka kerja desain SoC RISC-V yang tangkas dengan core in-order, core out-of-order, akselerator, dan banyak lagi.

SonicBOOM: The Berkeley Out-of-Order Machine

Inti RISC-V Daya Sangat Rendah

oreboot adalah turunan (fork) dari coreboot, tanpa bahasa C, ditulis dalam Rust.

MicroPython untuk K210 RISC-V, mari bermain dengan edge AI lebih mudah

OS mirip Unix dalam Rust yang terinspirasi oleh xv6-riscv

RARS -- RISC-V Assembler and Runtime Simulator

Compiler pengoptimal C untuk edukasi dan hosting mandiri

Pustaka RISC-V Supervisor Binary Interface (RISC-V SBI) dalam Rust; berjalan pada mode M atau HS; dukungan yang baik untuk ekosistem Rust tertanam. Untuk unduhan biner, lihat folder prototyper.

Mesin Virtual RISC-V

CV32E40P adalah CPU RISC-V RV32IMFCXpulp 4-tahap in-order berbasis RI5CY dari PULP-Platform

SoC RISC-V XV6/Linux, marchID: 0x2b, 0x34

Sandbox RVA23 RISC-V tercepat.

Prosesor RV32IMACZb* 3-tahap dengan fitur debug.

Desain blok Xilinx Vivado untuk FPGA RISC-V SoC yang menjalankan distro Debian Linux

Lingkungan pengembangan tertanam untuk mcs51/stm8/avr/cortex-m/riscv di VsCode.

SCR1 adalah inti MCU RISC-V sumber terbuka berkualitas tinggi dalam Verilog

Inti VeeR EH1