ucb-bar/chipyard

Kerangka kerja desain SoC RISC-V yang tangkas dengan core in-order, core out-of-order, akselerator, dan banyak lagi.

↗ Buka di GitHub

Bintang

2.375

Fork

910

Bahasa

Scala

Lisensi

BSD-3-Clause

Push terakhir

3 minggu yang lalu

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.