chipsalliance/Cores-VeeR-EH1

Inti VeeR EH1

↗ Buka di GitHub

Bintang

966

Fork

242

Bahasa

SystemVerilog

Lisensi

Apache-2.0

Push terakhir

2 bulan yang lalu

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.