fpga

John the Ripper jumbo - pemecah kata sandi offline tingkat lanjut, yang mendukung ratusan jenis hash dan cipher, serta berjalan di banyak sistem operasi, CPU, GPU, dan bahkan beberapa FPGA.

Alat desain dan simulator logika digital

PaddlePaddle High Performance Deep Learning Inference Engine for Mobile and Edge (Mesin Inferensi Deep Learning Performa Tinggi PaddlePaddle untuk Seluler dan Edge)

desain baseband FPGA (chip) WiFi IEEE 802.11 sumber terbuka: driver, perangkat lunak

Bangun perangkat keras Anda dengan mudah!

Implementasi CPU RISC-V 32-bit yang ramah FPGA

CORE-V CVA6 adalah core RISC-V 6-tahap yang sangat dapat dikonfigurasi untuk aplikasi umum dan embedded. Konfigurasi kelas aplikasi mampu melakukan booting Linux.

Inti CPU RISC-V open source yang diimplementasikan dalam Verilog dari nol dalam satu malam!

NIC berbasis FPGA sumber terbuka dan platform untuk komputasi dalam jaringan

🖥️ Soft-core CPU RISC-V 32-bit kelas MCU yang kecil, dapat disesuaikan, dan dapat diperluas, serta SoC mirip mikrokontroler yang ditulis dalam VHDL independen platform.

Arsitektur mikroprosesor GPGPU

Pisau serbaguna untuk elektronik

Machine learning pada FPGA menggunakan HLS

Bahasa definisi perangkat keras modern dan toolchain berbasis Python

HDL berbasis Scala

Modul Verilog dan SystemVerilog yang wajib dimiliki.

Pustaka dan proyek HDL.

:snowflake: Editor visual untuk papan FPGA terbuka

Inti RISC-V Daya Sangat Rendah

SERV - CPU RISC-V SErial

Utilitas universal untuk pemrograman FPGA

Modul IP sintetis AXI SystemVerilog dan infrastruktur verifikasi untuk komunikasi on-chip berkinerja tinggi

Kompiler Haskell ke VHDL/Verilog/SystemVerilog

Tutorial Mendalam Vitis

Soft core CPU RISC yang kecil dan ringan

Brevitas: kuantisasi jaringan saraf di PyTorch

Manajer paket dan alat abstraksi build untuk pengembangan FPGA/ASIC

PlatformIO IDE untuk VSCode: Lingkungan pengembangan terpadu generasi berikutnya untuk IoT

Silice adalah bahasa deskripsi perangkat keras yang mudah dipelajari dan kuat, yang menyederhanakan perancangan algoritma perangkat keras dengan paralelisme dan pipeline.

Implementasi perangkat keras Wireguard VPN berkecepatan tinggi, menggunakan Artix7 FPGA berbiaya rendah dengan toolchain sumber terbuka. Jika Anda mencari keamanan dan privasi, tidak ada yang disembunyikan dalam basis kode kami. Pintu kami terbuka lebar untuk pemeriksaan backdoor, baik yang terkait dengan RTL, embedded, build, bitstream, atau aspek lain dari paket desain dan pengiriman. Silakan masuk!