vhdl

Alat desain dan simulator logika digital

Implementasi CPU RISC-V 32-bit yang ramah FPGA

Simulator VHDL 2008/93/87

cocotb: Verifikasi chip (RTL) berbasis Python.

🖥️ Soft-core CPU RISC-V 32-bit kelas MCU yang kecil, dapat disesuaikan, dan dapat diperluas, serta SoC mirip mikrokontroler yang ditulis dalam VHDL independen platform.

HDL berbasis Scala

Kompiler Haskell ke VHDL/Verilog/SystemVerilog

Manajer paket dan alat abstraksi build untuk pengembangan FPGA/ASIC

Sistem pembangunan perangkat keras modular

Bahasa Deskripsi Perangkat Keras (HDL)

Desain FPGA (chip) baseband WiFi IEEE 802.11 sumber terbuka: FPGA, perangkat keras

Kompilator dan simulator VHDL.

VUnit adalah kerangka kerja pengujian unit untuk VHDL/SystemVerilog

Pustaka abstraksi untuk menghubungkan alat EDA

PypelineC: Bahasa deskripsi perangkat keras (HDL) yang menambahkan fitur konstruksi bahasa/kompiler berupa pipelining otomatis seperti high level synthesis (HLS).

IDE VHDL dan Verilog/SV: penampil state machine, linter, dokumentasi, cuplikan kode... dan banyak lagi!

Softcore Open POWER ISA berukuran kecil yang ditulis dalam VHDL 2008

Implementasi System-on-Chip RISC-V portabel: RTL, disbugger, dan simulator

Daftar alat dan kerangka kerja verifikasi perangkat keras sumber terbuka dan gratis.

Server bahasa VHDL yang cepat dan pustaka analisis yang ditulis dalam Rust