verilog

Alat desain dan simulator logika digital

desain baseband FPGA (chip) WiFi IEEE 802.11 sumber terbuka: driver, perangkat lunak

Chisel: Bahasa Desain Perangkat Keras Modern

Simulator SystemVerilog open-source dan sistem lint Verilator.

Implementasi CPU RISC-V 32-bit yang ramah FPGA

Aplikasi terpadu OpenROAD yang mengimplementasikan Alur RTL-to-GDS. Dokumentasi di https://openroad.readthedocs.io/en/latest/

Inti CPU RISC-V open source yang diimplementasikan dalam Verilog dari nol dalam satu malam!

cocotb: Verifikasi chip (RTL) berbasis Python.

🖥️ Soft-core CPU RISC-V 32-bit kelas MCU yang kecil, dapat disesuaikan, dan dapat diperluas, serta SoC mirip mikrokontroler yang ditulis dalam VHDL independen platform.

Arsitektur mikroprosesor GPGPU

HDL berbasis Scala

Modul Verilog dan SystemVerilog yang wajib dimiliki.

Pustaka dan proyek HDL.

OpenLane adalah alur RTL ke GDSII otomatis yang berbasis pada beberapa komponen termasuk OpenROAD, Yosys, Magic, Netgen, dan skrip metodologi kustom untuk eksplorasi serta optimasi desain.

:snowflake: Editor visual untuk papan FPGA terbuka

Inti RISC-V Daya Sangat Rendah

SERV - CPU RISC-V SErial

XLS: Sintesis HW yang Dipercepat

Kompiler Haskell ke VHDL/Verilog/SystemVerilog

Soft core CPU RISC yang kecil dan ringan

Manajer paket dan alat abstraksi build untuk pengembangan FPGA/ASIC

PlatformIO IDE untuk VSCode: Lingkungan pengembangan terpadu generasi berikutnya untuk IoT

GPU OpenSource, dalam Verilog, yang secara longgar didasarkan pada ISA RISC-V

Implementasi perangkat keras Wireguard VPN berkecepatan tinggi, menggunakan Artix7 FPGA berbiaya rendah dengan toolchain sumber terbuka. Jika Anda mencari keamanan dan privasi, tidak ada yang disembunyikan dalam basis kode kami. Pintu kami terbuka lebar untuk pemeriksaan backdoor, baik yang terkait dengan RTL, embedded, build, bitstream, atau aspek lain dari paket desain dan pengiriman. Silakan masuk!

Verilog to Routing -- Alur CAD Sumber Terbuka untuk Penelitian FPGA

Sistem pembangunan perangkat keras modular

Bahasa Deskripsi Perangkat Keras (HDL)

Repositori simulator tingkat gerbang dan alat untuk Game Boy asli.

Berkas sumber dan dokumentasi untuk Proyek Kamera Industri USB C. Repositori ini berisi papan PCB, FPGA, Kamera, dan USB beserta kode sumber Firmware FPGA dan Firmware Pengontrol USB.

Kompiler SystemVerilog dan layanan bahasa