pConst/basic_verilog

Modul Verilog dan SystemVerilog yang wajib dimiliki.

↗ Buka di GitHub

Bintang

2.017

Fork

422

Bahasa

Verilog

Lisensi

—

Push terakhir

6 bulan yang lalu

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.