asic

Process design kit sumber terbuka untuk digunakan dengan node 130nm SkyWater Technology Foundry.

CORE-V CVA6 adalah core RISC-V 6-tahap yang sangat dapat dikonfigurasi untuk aplikasi umum dan embedded. Konfigurasi kelas aplikasi mampu melakukan booting Linux.

🖥️ Soft-core CPU RISC-V 32-bit kelas MCU yang kecil, dapat disesuaikan, dan dapat diperluas, serta SoC mirip mikrokontroler yang ditulis dalam VHDL independen platform.

OpenLane adalah alur RTL ke GDSII otomatis yang berbasis pada beberapa komponen termasuk OpenROAD, Yosys, Magic, Netgen, dan skrip metodologi kustom untuk eksplorasi serta optimasi desain.

SERV - CPU RISC-V SErial

Modul IP sintetis AXI SystemVerilog dan infrastruktur verifikasi untuk komunikasi on-chip berkinerja tinggi

Kompiler Haskell ke VHDL/Verilog/SystemVerilog

Generator Array Spasial Berkeley

Sistem pembangunan perangkat keras modular

SoC RISC-V XV6/Linux, marchID: 0x2b, 0x34

Layanan Tanda Tangan Digital: pembuatan, ekstensi, dan validasi tanda tangan elektronik tingkat lanjut

VUnit adalah kerangka kerja pengujian unit untuk VHDL/SystemVerilog

Koleksi karya yang bertujuan untuk mengurangi ukuran model atau akselerator ASIC/FPGA untuk machine learning

PULP Ara adalah Unit Vektor 64-bit, kompatibel dengan Ekstensi Vektor RISC-V Versi 1.0, bekerja sebagai koprosesor untuk inti CVA6 CORE-V

Infrastruktur alur implementasi ASIC, penerus OpenLane