hdl-util/hdmi

Mengirim video/audio melalui HDMI pada FPGA

↗ Buka di GitHub

Bintang

1.290

Fork

143

Bahasa

SystemVerilog

Lisensi

NOASSERTION

Push terakhir

2 bulan yang lalu

SystemVerilog video audio fpga hdmi intel systemverilog xilinx vivado altera dvi hdlmake quartus

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.