본문으로 건너뛰기
buildradar
로그인

fpganinja/taxi

@fpganinja

System Verilog로 작성된 AXI, AXI 스트림, 이더넷, PCIe 컴포넌트

스타
928
포크
140
언어
SystemVerilog
라이선스
CERN-OHL-S-2.0
마지막 푸시
2주 전
SystemVerilog

아직 관련 인텔이 없습니다

이 저장소는 radar가 추적하는 어떤 소스에도 아직 등장하지 않았습니다. 수집기는 예약에 따라 실행됩니다——이 저장소를 다루게 되면 다시 확인하세요.