hughperkins/VeriGPU

RISC-V ISA를 느슨하게 기반으로 한 Verilog 오픈소스 GPU

↗ GitHub에서 열기

스타

1,367

포크

145

언어

SystemVerilog

라이선스

MIT

마지막 푸시

2년 전

SystemVerilog machine-learning risc-v verification gpu asic-design verilog gpu-acceleration hardware-designs risc-v-assembly

아직 관련 인텔이 없습니다

이 저장소는 radar가 추적하는 어떤 소스에도 아직 등장하지 않았습니다. 수집기는 예약에 따라 실행됩니다——이 저장소를 다루게 되면 다시 확인하세요.