ucb-bar/chipyard

순차(in-order) 코어, 비순차(out-of-order) 코어, 가속기 등을 갖춘 애자일 RISC-V SoC 디자인 프레임워크

↗ GitHub에서 열기

스타

2,375

포크

910

언어

Scala

라이선스

BSD-3-Clause

마지막 푸시

3주 전

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

아직 관련 인텔이 없습니다

이 저장소는 radar가 추적하는 어떤 소스에도 아직 등장하지 않았습니다. 수집기는 예약에 따라 실행됩니다——이 저장소를 다루게 되면 다시 확인하세요.