chipsalliance/Cores-VeeR-EH1

Lõi VeeR EH1

↗ Mở trên GitHub

Sao

966

Fork

243

Ngôn ngữ

SystemVerilog

Giấy phép

Apache-2.0

Push gần nhất

2 tháng trước

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

Chưa có intel liên quan

Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.