rtl

Chisel: Một ngôn ngữ thiết kế phần cứng hiện đại

MyLayout là một framework UI iOS mạnh mẽ được triển hợp bằng Objective-C. Nó tích hợp các chức năng của Android Layout, iOS AutoLayout, SizeClass, HTML CSS float, flexbox và bootstrap. Vì vậy, bạn có thể sử dụng LinearLayout, RelativeLayout, FrameLayout, TableLayout, FlowLayout, FloatLayout, PathLayout, GridLayout, LayoutSizeClass để xây dựng ứng dụng của mình. Tự động bố cục UIView UITableView UICollectionView RTL

Trình mô phỏng và hệ thống lint SystemVerilog mã nguồn mở Verilator

Trình tạo Rocket Chip

Ứng dụng hợp nhất của OpenROAD thực hiện quy trình từ RTL đến GDS. Tài liệu tại https://openroad.readthedocs.io/en/latest/

Bố trí Swift Views nhanh mà không cần auto layout. Không phép màu, thuần mã nguồn, toàn quyền kiểm soát và cực kỳ nhanh chóng. Cú pháp ngắn gọn, trực quan, dễ đọc và có thể nối chuỗi. [iOS/macOS/tvOS/CALayer]

Khung thiết kế SoC RISC-V linh hoạt với nhân in-order, nhân out-of-order, bộ tăng tốc và nhiều hơn nữa

SonicBOOM: The Berkeley Out-of-Order Machine

HDL dựa trên Scala

OpenLane là một quy trình RTL sang GDSII tự động dựa trên một số thành phần bao gồm OpenROAD, Yosys, Magic, Netgen và các tập lệnh phương pháp tùy chỉnh để khám phá và tối ưu hóa thiết kế.

Framework để chuyển đổi Cascading Style Sheets (CSS) từ trái sang phải (LTR) thành phải sang trái (RTL)

Các module IP AXI SystemVerilog có thể tổng hợp và cơ sở hạ tầng kiểm thử dành cho giao tiếp trên chip hiệu năng cao

Triển khai phần cứng tốc độ dây, hết công suất của Wireguard VPN, sử dụng FPGA Artix7 chi phí thấp với chuỗi công cụ mã nguồn mở. Nếu bạn tìm kiếm sự bảo mật và quyền riêng tư, không có gì là riêng tư trong cơ sở mã của chúng tôi. Cửa của chúng tôi luôn mở rộng cho việc kiểm tra cửa hậu, dù liên quan đến RTL, nhúng, bản dựng, bitstream hoặc bất kỳ khía cạnh nào khác của gói thiết kế và bàn giao. Bujrum!

Hệ thống xây dựng phần cứng dạng mô-đun

Veryl: Ngôn ngữ mô tả phần cứng hiện đại

SCR1 là lõi MCU RISC-V mã nguồn mở chất lượng cao bằng Verilog.

Lõi VeeR EH1

Một lõi thiết bị USB 1.1 (tốc độ đầy đủ) dựa trên FPGA để triển khai USB-serial, USB-camera, USB-audio, USB-hid, v.v. Nó chỉ yêu cầu 3 chân IO thông thường của FPGA thay vì các chip bổ sung.

Thiết kế băng tần cơ sở WiFi IEEE 802.11 mã nguồn mở trên FPGA: FPGA, phần cứng

Thành phần chọn vị trí trên bản đồ cho Android, dựa trên Google Maps. Giải pháp thay thế cho Google Place Picker.

Các tập lệnh của OpenROAD triển khai quy trình RTL-to-GDS. Tài liệu tại https://openroad-flow-scripts.readthedocs.io/en/latest/

Công cụ văn bản đầu tiên và duy nhất cho Unity. Mọi ngôn ngữ. Mọi biểu tượng cảm xúc. Mọi phong cách. Cấp độ sản xuất, có thể mở rộng, hiệu suất cao, được xây dựng trên các tiêu chuẩn công nghiệp. Windows, macOS, Linux, Android, iOS, WebGL

Gói RTL đầy đủ - Các thành phần Bootstrap đáp ứng cho người dùng Iran 🇮🇷

Danh sách tổng hợp các dự án và tài nguyên phát triển/thiết kế hỗ trợ nhu cầu tính toán tiếng Ả Rập

Một thư viện cấu hình bộ chia cho RecyclerView.