ucb-bar/chipyard

Khung thiết kế SoC RISC-V linh hoạt với nhân in-order, nhân out-of-order, bộ tăng tốc và nhiều hơn nữa

↗ Mở trên GitHub

Sao

2.375

Fork

910

Ngôn ngữ

Scala

Giấy phép

BSD-3-Clause

Push gần nhất

3 tuần trước

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

Chưa có intel liên quan

Kho mã này chưa xuất hiện trong bất kỳ nguồn nào radar theo dõi. Bộ thu thập chạy theo lịch — hãy quay lại khi nó bao quát kho mã này.