所有者 · alexforencich

alexforencich

alexforencich 收录中的开源项目，按星标数排序。

共 6 个项目

#1
verilog-ethernet ↗@alexforencichVerilog
用于 FPGA 实现的 Verilog 以太网组件
★ 3,078+0近 7 天星标变化
#2
verilog-axi ↗@alexforencichVerilog
用于 FPGA 实现的 Verilog AXI 组件
★ 2,126+0近 7 天星标变化
#3
verilog-pcie ↗@alexforencichVerilog
Verilog PCI express 组件
★ 1,655+0近 7 天星标变化
#4
verilog-axis ↗@alexforencichPython
用于 FPGA 实现的 Verilog AXI stream 组件
★ 913+0近 7 天星标变化
#5
verilog-i2c ↗@alexforencichVerilog
用于 FPGA 实现的 Verilog I2C 接口
★ 727+4近 7 天星标变化
#6
verilog-uart ↗@alexforencichVerilog
Verilog UART 实现。
★ 582+0近 7 天星标变化