alexforencich/verilog-axis
@alexforencich用于 FPGA 实现的 Verilog AXI stream 组件
星数
913
Fork 数
278
语言
Python
许可
MIT
最后推送
2年前
相关情报（0）
还没有相关情报
radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。
用于 FPGA 实现的 Verilog AXI stream 组件
radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。