ucb-bar/chipyard

具备顺序核心、乱序核心、加速器等的敏捷 RISC-V SoC 设计框架

↗ 在 GitHub 打开

星数

2,375

Fork 数

910

语言

Scala

许可

BSD-3-Clause

最后推送

3周前

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。