跳到主要內容
buildradar
登入

chipsalliance/verible

@chipsalliance

Verible 是一套 SystemVerilog 開發者工具,包含解析器、程式碼風格檢查器 (style-linter)、格式化工具和語言伺服器 (language server)

星數
1,927
Fork 數
303
語言
C++
授權
NOASSERTION
最後推送
1 週前
C++lexerhacktoberfestparserproductivityanalysislsp-serverlinterformatterlanguage-server-protocolsyntax-treeyaccsystemverilogstyle-lintersv-lrmsystemverilog-developersystemverilog-parserverible

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。