olofk/serv

SERV - 序列式 RISC-V CPU

↗ 在 GitHub 開啟

星數

1,878

Fork 數

264

語言

Verilog

授權

ISC

最後推送

2 週前

Verilog risc-v fpga asic verilog

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。