ucb-bar/chipyard

具備循序核心、亂序核心、加速器等的敏捷 RISC-V SoC 設計框架

↗ 在 GitHub 開啟

星數

2,375

Fork 數

910

語言

Scala

授權

BSD-3-Clause

最後推送

3 週前

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。