riscv

簡單易用的遊戲程式設計函式庫

ncnn：針對行動平台優化的高效能神經網路推論框架。

Unicorn CPU 模擬器框架（支援 ARM、AArch64、M68K、Mips、Sparc、PowerPC、RiscV、S390x、TriCore、X86）

支援 ARM、ARM64、Alpha、BPF、Ethereum VM、HPPA、LoongArch、M68K、M680X、Mips、MOS65XX、PPC、RISC‑V、SH、Sparc、SystemZ、TMS320C64X、TriCore、Webassembly、XCore 與 X86 等多種架構的 Capstone 反組譯/組譯框架

Tengine 是一個輕量、高效、模組化的推理引擎，適用於嵌入式裝置

Rocket Chip 生成器

在遊戲Terraria內製作的完全符合RISC-V規範的電腦

現代、安全、可攜、跨協議啟動載入器與啟動管理器

FPGA 友好的 32 位 RISC‑V CPU 實作

用於在獨立主機上偵錯嵌入式 ARM 和 RISC-V 目標的偵錯工具集與程式庫

適用於所有 RP2040 與 RP2350 開發板的 Raspberry Pi Pico Arduino 核心

在一夜之間用 Verilog 從頭實作的開源 RISC-V CPU 核心！

具備循序核心、亂序核心、加速器等的敏捷 RISC-V SoC 設計框架

SonicBOOM：柏克萊亂序機器

超低功耗 RISC-V 核心

oreboot 是 coreboot 的分支，移除了 C 語言，改用 Rust 編寫。

適用於 K210 RISC-V 的 MicroPython，讓邊緣 AI 開發更輕鬆

受 xv6-riscv 啟發，使用 Rust 開發的類 Unix 作業系統

RARS -- RISC-V 組譯器與執行階段模擬器

一個自主架設且具教育意義的 C 語言最佳化編譯器

採用 Rust 編寫的 RISC-V Supervisor Binary Interface (RISC-V SBI) 函式庫；執行於 M 或 HS 模式；對嵌入式 Rust 生態系統有良好的支援。如需二進位檔下載請見 prototyper 資料夾。

RISC-V 虛擬機

CV32E40P 是基於 PULP-Platform 的 RI5CY 所開發的循序 4 級管線 RISC-V RV32IMFCXpulp CPU

最快的 RVA23 RISC-V 沙盒

RISC-V XV6/Linux SoC，marchID: 0x2b, 0x34

帶有除錯功能的 3 階段 RV32IMACZb* 處理器

執行 Debian Linux 發行版的 FPGA RISC-V SoC 之 Xilinx Vivado 區塊設計

適用於 mcs51/stm8/avr/cortex-m/riscv 的 VsCode 嵌入式開發環境。

SCR1 是一個使用 Verilog 實作的高品質開源 RISC-V MCU 核心

VeeR EH1 核心