zachjs/sv2v

SystemVerilog 轉 Verilog 轉換

↗ 在 GitHub 開啟

星數

751

Fork 數

66

語言

Haskell

授權

BSD-3-Clause

最後推送

3 週前

Haskell conversion verilog systemverilog yosys

還沒有相關情報

radar 追蹤的來源裡還沒有出現過這個 repo。收集器照排程執行——等它涵蓋到這個 repo 再回來看看。