The-OpenROAD-Project/OpenLane

OpenLane ist ein automatisierter RTL-zu-GDSII-Fluss, der auf mehreren Komponenten wie OpenROAD, Yosys, Magic, Netgen sowie benutzerdefinierten Methodikskripten für Designexploration und -optimierung basiert.

↗ Auf GitHub öffnen

Sterne

1.927

Forks

444

Sprache

Python

Lizenz

Apache-2.0

Letzter Push

vor 5 Monaten

Python magic asic verilog rtl vlsi foundry openroad yosys klayout netgen system-on-chip 130nm caravel openram rtl2gds skywater soc-design

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel