rtl

Chisel: Eine moderne Hardware-Designsprache

MyLayout ist ein leistungsstarkes iOS-UI-Framework in Objective-C. Es kombiniert Funktionen von Android Layout, iOS AutoLayout, SizeClass, HTML CSS Float und Flexbox sowie Bootstrap. So können Sie LinearLayout, RelativeLayout, FrameLayout, TableLayout, FlowLayout, FloatLayout, PathLayout, GridLayout und LayoutSizeClass für Ihre App nutzen 自动布局 UIView UITableView UICollectionView RTL

Verilator Open-Source-SystemVerilog-Simulator und Lint-System

Rocket Chip Generator

Die einheitliche OpenROAD-Anwendung zur Implementierung eines RTL-zu-GDS-Flows. Dokumentation unter https://openroad.readthedocs.io/en/latest/

Schnelles Swift-Views-Layout ohne Auto Layout. Keine Magie, reiner Code, volle Kontrolle und blitzschnell. Prägnante Syntax, intuitiv, lesbar und verkettbar. [iOS/macOS/tvOS/CALayer]

Ein agiles RISC-V-SoC-Design-Framework mit In-Order-Kernen, Out-of-Order-Kernen, Beschleunigern und mehr

SonicBOOM: Die Berkeley Out-of-Order Machine

Scala-basiertes HDL

OpenLane ist ein automatisierter RTL-zu-GDSII-Fluss, der auf mehreren Komponenten wie OpenROAD, Yosys, Magic, Netgen sowie benutzerdefinierten Methodikskripten für Designexploration und -optimierung basiert.

Framework zum Transformieren von Cascading Style Sheets (CSS) von links nach rechts (LTR) in rechts nach links (RTL)

Synthetisierbare AXI SystemVerilog IP-Module und Verifikationsinfrastruktur für die On-Chip-Hochleistungs-Kommunikation

Mit voller Geschwindigkeit laufende, leitungschnelle Hardware-Implementierung von Wireguard VPN unter Verwendung von kostengünstigen Artix7-FPGAs mit Open-Source-Toolchain. Wenn Sie Sicherheit und Datenschutz suchen, ist in unserer Codebasis nichts privat. Unsere Tür steht für die Überprüfung von Hintertüren weit offen, sei es in Bezug auf RTL, Embedded, Build, Bitstream oder jeden anderen Aspekt des Design- und Lieferpakets. Bujrum!

Modulares Hardware-Build-System

Veryl: Eine moderne Hardwarebeschreibungssprache

SCR1 ist ein hochwertiger Open-Source-RISC-V-MCU-Kern in Verilog

VeeR EH1 Kern

Ein FPGA-basierter USB 1.1 (Full-Speed) Device-Core zur Implementierung von USB-Seriell, USB-Kamera, USB-Audio, USB-HID usw. Erfordert nur 3 gewöhnliche FPGA-IOs anstelle zusätzlicher Schnittstellen-Chips.

Open-Source-FPGA-(Chip-)Design für IEEE 802.11 WiFi-Basisband: FPGA, Hardware

:earth_africa: Karten-Standortauswahl-Komponente für Android. Basierend auf Google Maps. Eine Alternative zum Google Place Picker.

OpenROAD-Skripte zur Implementierung eines RTL-zu-GDS-Flows. Dokumentation unter https://openroad-flow-scripts.readthedocs.io/en/latest/

Erste & einzige Text-Engine für Unity. Jede Sprache. Jedes Emoji. Jeder Stil. Produktionstauglich, erweiterbar, hochperformant, basierend auf Industriestandards. Windows, macOS, Linux, Android, iOS, WebGL

⚡ Vollständiges RTL-Paket – Bootstrap Responsive Components für Iraner 🇮🇷

Eine kuratierte Liste großartiger Projekte sowie Entwicklungs- und Designressourcen zur Unterstützung arabischer Computeranforderungen.

Eine Bibliothek zur Konfiguration eines Dividers für eine RecyclerView.