pulp-platform/axi

@pulp-platform

Synthetisierbare AXI SystemVerilog IP-Module und Verifikationsinfrastruktur für die On-Chip-Hochleistungs-Kommunikation

↗ Auf GitHub öffnen

Sterne

1.677

Forks

372

Sprache

SystemVerilog

Lizenz

NOASSERTION

Letzter Push

vor 2 Wochen

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel