syntacore/scr1

@syntacore

SCR1 ist ein hochwertiger Open-Source-RISC-V-MCU-Kern in Verilog

↗ Auf GitHub öffnen

Sterne

1.001

Forks

349

Sprache

SystemVerilog

Lizenz

NOASSERTION

Letzter Push

vor 2 Jahren

SystemVerilog risc-v riscv ip core verilog rtl rv32e rv32emc rv32i rv32imc

Noch keine verwandte Intel

Dieses Repo ist noch in keiner der vom Radar verfolgten Quellen aufgetaucht. Der Collector läuft nach Zeitplan — schau wieder vorbei, sobald er dieses Repo abdeckt.

Verwandte Intel (0)

Noch keine verwandte Intel