chipsalliance/Cores-VeeR-EH1

VeeR EH1 코어

↗ GitHub에서 열기

스타

966

포크

242

언어

SystemVerilog

라이선스

Apache-2.0

마지막 푸시

2개월 전

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

아직 관련 인텔이 없습니다

이 저장소는 radar가 추적하는 어떤 소스에도 아직 등장하지 않았습니다. 수집기는 예약에 따라 실행됩니다——이 저장소를 다루게 되면 다시 확인하세요.