asic

SkyWater Technology Foundry의 130nm 노드에서 사용하기 위한 오픈 소스 공정 설계 키트.

CORE-V CVA6은 애플리케이션 및 임베디드 애플리케이션 모두를 위한 고도로 설정 가능한 6단계 RISC-V 코어입니다. 애플리케이션 클래스 구성은 Linux 부팅이 가능합니다.

🖥️ 플랫폼 독립적인 VHDL로 작성된 작고 사용자 정의 가능하며 확장 가능한 MCU급 32비트 RISC-V 소프트 코어 CPU 및 마이크로컨트롤러 유사 SoC.

OpenLane은 OpenROAD, Yosys, Magic, Netgen 등 여러 구성 요소와 설계 탐색 및 최적화를 위한 커스텀 방법론 스크립트를 기반으로 하는 자동화된 RTL to GDSII 플로우입니다.

SERV - 시리얼 RISC-V CPU

고성능 온칩 통신을 위한 AXI SystemVerilog 합성 가능 IP 모듈 및 검증 인프라

Haskell-VHDL/Verilog/SystemVerilog 컴파일러

버클리의 Spatial Array Generator입니다.

모듈형 하드웨어 빌드 시스템

RISC-V XV6/Linux SoC, marchID: 0x2b, 0x34

디지털 서명 서비스: 고급 전자 서명의 생성, 확장 및 검증

VUnit은 VHDL/SystemVerilog를 위한 단위 테스트 프레임워크입니다.

머신러닝 모델 크기 축소 또는 ASIC/FPGA 가속기를 위한 연구 모음

PULP Ara는 RISC-V Vector Extension 버전 1.0과 호환되는 64비트 벡터 유닛으로, CORE-V의 CVA6 코어에 대한 보조 프로세서로 작동합니다.

OpenLane의 후속인 ASIC 구현 흐름 인프라