systemverilog

Verible은 파서, 스타일 린터, 포매터, 언어 서버를 포함하는 SystemVerilog 개발자 도구 모음입니다.

고성능 온칩 통신을 위한 AXI SystemVerilog 합성 가능 IP 모듈 및 검증 인프라

Haskell-VHDL/Verilog/SystemVerilog 컴파일러

FPGA에서 HDMI를 통해 비디오/오디오 전송

SystemVerilog 컴파일러 및 언어 서비스

RISC-V XV6/Linux SoC, marchID: 0x2b, 0x34

Veryl: 현대적인 하드웨어 기술 언어(HDL)

EDA 도구 인터페이스를 위한 추상화 라이브러리

SystemVerilog를 Verilog로 변환

VHDL 및 Verilog/SV IDE: 상태 머신 뷰어, 린터, 문서화, 스니펫 등 제공

CORE-V 계열 RISC-V 코어를 위한 기능 검증 프로젝트

SystemVerilog 언어 서버