verilog

RISC-V XV6/Linux SoC, marchID: 0x2b, 0x34

Veryl: Ngôn ngữ mô tả phần cứng hiện đại

Hệ sinh thái mã nguồn mở dành cho các bo mạch FPGA mở

SCR1 là lõi MCU RISC-V mã nguồn mở chất lượng cao bằng Verilog.

Một lõi thiết bị USB 1.1 (tốc độ đầy đủ) dựa trên FPGA để triển khai USB-serial, USB-camera, USB-audio, USB-hid, v.v. Nó chỉ yêu cầu 3 chân IO thông thường của FPGA thay vì các chip bổ sung.

Thiết kế băng tần cơ sở WiFi IEEE 802.11 mã nguồn mở trên FPGA: FPGA, phần cứng

Hướng dẫn từng bước xây dựng CPU MIPS.

Trình biên dịch và mô phỏng VHDL

Dự án này sẽ biên dịch verilog (ngôn ngữ mô tả phần cứng) thành các bản thiết kế (blueprints) trong Factorio.

Nền tảng OpenPiton

Thư viện trừu tượng để giao tiếp với các công cụ EDA.

Bản sao silicon mã nguồn mở Z80. Mục tiêu là trở thành giải pháp thay thế mã nguồn mở, tương thích chân cắm và đã được kiểm chứng trên silicon cho Z80 cổ điển.

Project F mang FPGA vào cuộc sống với các thiết kế mã nguồn mở thú vị mà bạn có thể xây dựng.

Chuyển đổi từ SystemVerilog sang Verilog

IDE cho VHDL và Verilog/SV: trình xem máy trạng thái, linter, tài liệu, đoạn mã và nhiều tính năng khác.

Các tập lệnh của OpenROAD triển khai quy trình RTL-to-GDS. Tài liệu tại https://openroad-flow-scripts.readthedocs.io/en/latest/

Công cụ phân tích thời gian hiệu năng cao cho các hệ thống VLSI

Hướng dẫn cuối cùng về Pcileech DMA CFW mà bạn cần. Được tài trợ bởi DMAPolice.com

Danh sách các công cụ và framework xác thực phần cứng mã nguồn mở miễn phí

mor1kx - một IP core bộ xử lý OpenRISC 1000

Máy chủ ngôn ngữ SystemVerilog

Hành trình thiết kế một ASIC (vi mạch tích hợp chuyên dụng) rất dài và bao gồm nhiều bước quan trọng – từ ý tưởng đến đặc tả kỹ thuật và sản xuất thử nghiệm. Mặc dù sản phẩm cuối cùng thường khá nhỏ (đo bằng nanomet), nhưng hành trình này rất thú vị và đầy rẫy những thách thức kỹ thuật.

Low cost microcontroller + FPGA board for makers , hobbyist and student for endless possibility.