abdelazeem201/ASIC-Design-Roadmap

设计 ASIC（特殊应用集成电路）的旅程漫长且涉及多个主要步骤——从概念到规格再到流片。虽然最终产品通常非常小（以纳米计），但这段漫长的旅程既有趣又充满了许多工程挑战。

↗ 在 GitHub 打开

星数

563

Fork 数

68

语言

Verilog

许可

MIT

最后推送

1年前

Verilog awesome awesome-list fpga hardware verilog

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。