verilog

数字逻辑设计工具与模拟器

开源 IEEE 802.11 WiFi 基带 FPGA（芯片）设计：驱动程序、软件

Chisel：一种现代硬件设计语言

Verilator 开源 SystemVerilog 模拟器与 lint 系统

FPGA 友好的 32 位 RISC‑V CPU 实作

OpenROAD's unified application implementing an RTL-to-GDS Flow. Documentation at https://openroad.readthedocs.io/en/latest/

在一夜之间用 Verilog 从头实现的开源 RISC-V CPU 核心！

cocotb：基于 Python 的芯片（RTL）验证

🖥️ 以跨平台 VHDL 编写的小型、可定制且可扩展的 MCU 级 32 位 RISC-V 软核 CPU 和类微控制器 SoC。

GPGPU 微处理器架构

基于 Scala 的 HDL

必备的 verilog systemverilog 模块

HDL 库与项目

OpenLane 是一个自动化的 RTL 转 GDSII 流程，基于 OpenROAD、Yosys、Magic、Netgen 等多个组件以及用于设计探索与优化的自定义方法论脚本。

:snowflake: 开源 FPGA 开发板的可视化编辑器

超低功耗 RISC-V 核心

SERV - 串行式 RISC-V CPU

XLS：加速硬件综合

Haskell 转 VHDL/Verilog/SystemVerilog 编译器

一个小型、轻量级的 RISC CPU 软核

用于 FPGA/ASIC 开发的软件包管理器与构建抽象工具

PlatformIO IDE for VSCode：新一代的物联网（IoT）整合开发环境

用 Verilog 实现的开源 GPU，大致基于 RISC-V ISA

全速、线速的 Wireguard VPN 硬件实现，使用低成本的 Artix7 FPGA 与开源工具链。如果您追求安全与隐私，我们的代码库中没有任何隐私，大门永远敞开欢迎对后门进行审查，无论是 RTL、嵌入式、构建、bitstream 或是设计与交付套件的任何其他方面。请进！

Verilog 转路由 -- 用于 FPGA 研究的开源 CAD 流程

模块化硬件构建系统

硬件描述语言

初代 Game Boy 的门级模拟器与工具存储库。

USB C 工业相机项目的源码与文档。此仓库包含 PCB 板、FPGA、相机与 USB，以及 FPGA 固件和 USB 控制器固件源码。

SystemVerilog 编译器与语言服务