verilog

RISC-V XV6/Linux SoC，marchID: 0x2b, 0x34

Veryl：现代硬件描述语言

:seedling: 开源 FPGA 开发板的开源生态系统

SCR1 是一个使用 Verilog 实现的高质量开源 RISC-V MCU 核心

基于FPGA的USB 1.1 (全速) 设备核心，可实现USB串口、USB摄像头、USB音频、USB HID等。仅需3个FPGA通用IO，无需额外芯片。

开源 IEEE 802.11 WiFi 基带 FPGA（芯片）设计：FPGA、硬件

一步一步写 MIPS CPU

VHDL 编译器与模拟器

这个项目会将 Verilog（一种硬件描述语言）编译成 Factorio（异星工厂）蓝图。

OpenPiton 平台

用于对接 EDA 工具的抽象化库

Z80 开源硅芯片复制品。目标是成为经典 Z80 经过硅验证、引脚兼容的开源替代品。

Project F 通过令人兴奋的开源设计赋予 FPGA 生命，供您在此基础上构建。

SystemVerilog 转 Verilog 转换

VHDL 与 Verilog/SV IDE：状态机查看器、linter、文档、代码片段...以及更多！

OpenROAD 实现 RTL-to-GDS 流程的脚本。文档请参见 https://openroad-flow-scripts.readthedocs.io/en/latest/

用于 VLSI 系统的高性能时序分析工具

你将永远不需要的最后一个 Pcileech DMA CFW 指南。由 DMAPolice.com 赞助

免费与开源硬件验证工具及框架列表

mor1kx - 一个 OpenRISC 1000 处理器 IP 核心。

SystemVerilog 语言服务器

设计 ASIC（特殊应用集成电路）的旅程漫长且涉及多个主要步骤——从概念到规格再到流片。虽然最终产品通常非常小（以纳米计），但这段漫长的旅程既有趣又充满了许多工程挑战。

Low cost microcontroller + FPGA board for makers , hobbyist and student for endless possibility.