TerosTechnology/vscode-terosHDL

@TerosTechnology

VHDL 与 Verilog/SV IDE：状态机查看器、linter、文档、代码片段...以及更多！

↗ 在 GitHub 打开

星数

739

Fork 数

71

语言

VHDL

许可

GPL-3.0

最后推送

1个月前

VHDL fpga vhdl verilog systemverilog

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。