fpga

John the Ripper jumbo - 进阶离线密码破解工具，支持数百种哈希和加密类型，可在多种操作系统、CPU、GPU，甚至部分 FPGA 上运行。

数字逻辑设计工具与模拟器

PaddlePaddle 高性能深度学习端侧推理引擎（移动和边缘）

开源 IEEE 802.11 WiFi 基带 FPGA（芯片）设计：驱动程序、软件

轻松构建你的硬件

FPGA 友好的 32 位 RISC‑V CPU 实作

CORE‑V CVA6 是一个高度可配置的 6 随段 RISC‑V 核心，适用于应用与嵌入式应用。应用类配置可启动 Linux。

在一夜之间用 Verilog 从头实现的开源 RISC-V CPU 核心！

基于开源 FPGA 的网卡与网内计算平台

🖥️ 以跨平台 VHDL 编写的小型、可定制且可扩展的 MCU 级 32 位 RISC-V 软核 CPU 和类微控制器 SoC。

GPGPU 微处理器架构

电子学的瑞士军刀。

使用 HLS 在 FPGA 上进行机器学习

基于 Python 的现代硬件描述语言与工具链

基于 Scala 的 HDL

必备的 verilog systemverilog 模块

HDL 库与项目

:snowflake: 开源 FPGA 开发板的可视化编辑器

超低功耗 RISC-V 核心

SERV - 串行式 RISC-V CPU

用于对 FPGA 进行编程的通用实用程序

用于高性能片上通信的 AXI SystemVerilog 可综合 IP 模块与验证基础设施

Haskell 转 VHDL/Verilog/SystemVerilog 编译器

Vitis 深入教程。

一个小型、轻量级的 RISC CPU 软核

Brevitas：PyTorch 中的神经网络量化

用于 FPGA/ASIC 开发的软件包管理器与构建抽象工具

PlatformIO IDE for VSCode：新一代的物联网（IoT）整合开发环境

Silice 是一门易学且强大的硬件描述语言，它简化了通过并行和流水线设计硬件算法的过程。

全速、线速的 Wireguard VPN 硬件实现，使用低成本的 Artix7 FPGA 与开源工具链。如果您追求安全与隐私，我们的代码库中没有任何隐私，大门永远敞开欢迎对后门进行审查，无论是 RTL、嵌入式、构建、bitstream 或是设计与交付套件的任何其他方面。请进！