pConst/basic_verilog

必备的 verilog systemverilog 模块

↗ 在 GitHub 打开

星数

2,017

Fork 数

422

语言

Verilog

许可

—

最后推送

6个月前

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

还没有相关情报

radar 追踪的来源里还没有出现过这个 repo。收集器按计划运行——等它覆盖到这个 repo 再回来看看。